## QUANTUM WELL STRUCTURE BURIED SEMICONDUCTOR LASER

Publication number:

JP5160509

**Publication date:** 

1993-06-25

Inventor:

KOIZUMI YOSHIHIRO

Applicant:

NIPPON ELECTRIC CO

Classification: international:

- European:

H01S5/00; H01S5/042; H01S5/00; (IPC1-7): H01S3/18

Application number:

JP19910348829 19911204


Priority number(s):

JP19910348829 19911204

Report a data error here

#### Abstract of JP5160509

PURPOSE:To reduce a leak current flowing outside an active layer, and realize a semiconductor laser oscillating at a low threshold current, by making both sides of a light emitting active layer amorphous. CONSTITUTION:An N-type AlGaAs layer 11 a GaAs well layer and an AlGaAs barrier layer 12 are epitaxially formed in order on a semiconductor substrate 10. Two trenches 19 are formed on both sides of a light emitting active layer. On the surface of semiconductor having a quantum well layer, SiO2 is deposited, and then eliminated excepting the light emitting active layer top part 12 and the trench surface 19. By a vacuum diffusion method, Zn is diffused and the quantum well layers on both side of the light emitting active layer are made amorphous. After that the left SiO2 is eliminated, and the followings are epitaxially grown in order; a P-type AlGaAs layer 14, an N-type AlGaAs layer 15, a P-type AlGaAs layer 16, and a P<+> type GaAs layer 17. The N-type GaAs substrate 10 is polished, an electrode 18 is evaporated, and annealing is performed, thereby completing the whole process.



Data supplied from the esp@cenet database - Worldwide

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-160509

(43)公開日 平成5年(1993)6月25日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 S 3/18

9170-4M

審査請求 未請求 請求項の数5(全 7 頁)

(21)出願番号

特願平3-348829

(22)出顧日

平成3年(1991)12月4日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 小泉 善裕

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 本庄 伸介

## (54)【発明の名称】 量子井戸構造埋め込み半導体レーザ

### (57)【要約】

【目的】 量子井戸構造埋め込み半導体レーザの漏れ電 流を低減し、低しきい値電流の量子井戸構造埋め込み半 導体レーザを得る。

【構成】 電流阻止層中に、多重量子井戸を無秩序化し た層13を設けるか、又は量子サイズ効果を有しない程 に十分厚い狭い禁制帯幅を有する層を設ける。



20

30

1

### 【特許請求の範囲】

【請求項1】 第1導電型半導体基板上または第1導電型クラッド層上に活性層及び第2導電型クラッド層がこの順に積層されてなる2重ヘテロ構造半導体レーザであって、発光活性層は複数の量子井戸構造からなる多重量子井戸により構成され、該発光活性層の両脇は前記多重量子井戸よりも大きな禁制帯幅を有する第1導電型及び第2導電型の電流阻止層で埋め込まれ、前記発光活性層の両側に、前記電流阻止層を挟んで、前記発光活性層と同一組成の多重量子井戸層が無秩序化されてなる層を有することを特徴とする量子井戸構造埋め込み半導体レーザ。

【請求項2】 第1導電型半導体基板上または第1導電型クラッド層上に活性層及び第2導電型クラッド層がこの順に積層されてなる2重ヘテロ構造半導体レーザであって、発光活性層は複数の量子井戸構造からなる多重量子井戸により構成され、該発光活性層の両脇は多重量子井戸よりも大きな禁制帯幅を有する第1導電型及び第2導電型の電流阻止層で埋め込まれ、該発光活性層の両側に、前記電流阻止層を挟んで、前記第1導電型クラッド層及び第2導電型電流阻止層のいずれの層の禁制帯幅よりも狭い禁制帯幅を有するキャリアトラップ層を有し、該キャリアトラップ層は量子サイズ効果を有しない程に十分な厚みを有することを特徴とする量子井戸構造埋め込み半導体レーザ。

【請求項3】 請求項2に記載した量子井戸構造埋め込み半導体レーザにおいて、第1導電型半導体基板上のレーザ共振器方向に周期的な凹凸が設けられたことを特徴とする分布帰還型量子井戸構造埋め込み半導体レーザ。

【請求項4】 請求項2に記載した量子井戸構造埋め込み半導体レーザにおいて、多重量子井戸活性層の一部分に電流が注入されない過飽和吸収領域が設けられていることを特徴とする量子井戸構造埋め込み双安定半導体レーザ。

【請求項5】 請求項2に記載した量子井戸構造埋め込み半導体レーザにおいて、共振器長て方向の一部に電極を分離した電流注入領域を設け、この電流注入領域に電流量を変化させて注入する事を特徴とする波長可変量子井戸構造埋め込みレーザ。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は光通信や光情報処理用の 光源として用いられる高性能な半導体レーザに関する。 【0002】

【従来の技術】埋め込み構造半導体レーザは、電子・正 孔を有効に発光活性層に閉じ込めることができるため低 しきい値・高効率動作が容易に実現でき広く実用化され ている。特に発光活性層の両側に発光活性層と同一組成 の層を有し、電流阻止層領域にヘテロ接合を有する半導 体レーザでは、発光活性層外に流れるいわゆる漏れ電流

の多くは電流阻止領域のヘテロ接合における狭い禁制帯 幅層における電子・正孔対の再結合により流れる。そこ で、半導体レーザへの印可電圧が上昇したときでも、電 子・正孔はヘテロ接合を越えることはなく、ヘテロ接合 における狭い禁制帯幅層での電子・正孔対の再結合率で 決まる割合で電流が流れるため、急激にこの漏れ電流が 上昇することはなく、高効率動作を実現できる。

【0003】一方、近年研究開発が活発化している多重量子井戸構造を発光活性層に有する多重量子井戸構造半導体レーザでは、井戸層に閉じ込められた電子・正孔が一次元的に量子化し、微分利得が上がり、しきい値電流が下がる等の効果を奏することが知られている。

【0004】以上に説明した電流阻止域にヘテロ接合を有する埋め込み構造と、活性層に多重量子井戸構造を有する多重量子井戸構造半導体レーザを組み合わせることにより、より高性能な半導体レーザを構成することができる。

【0005】従来、埋め込み構造として例えば2重チャンネルプレーナ埋め込み(DC-PBH)を用いた多重量子井戸レーザ(MQW-DC-PBH LD)などが試作され報告されている(例えばエム・キタムラほかエレクトロニクスレターズ 1988 24巻 No.23、pp1424-1425)。従来の量子井戸構造埋め込み半導体レーザは、発光活性層のみならず、電流阻止領域にも量子井戸構造を有していた。

#### [0006]

【発明が解決しようとする課題】本発明者の計算機シミュレーションの結果によれば、室温における発振しきい値電流付近では、注入電流の約50%が発光活性層以外を流れる漏れ電流となり、漏れ電流の85%は、電流阻止領域のヘテロ接合における狭い禁制帯幅を有する層において電子・正孔が再結合して流れる電流であることが判明した。従来の量子井戸構造埋め込み半導体レーザでは、電流阻止領域のヘテロ接合における狭い禁制帯幅をも多重量子井戸構造となるため、電流阻止領域における井戸層に閉じ込められた電子・正孔の密度は高くなり、その寿命時間は通常の0.1μm前後の狭い禁制帯幅層における寿命時間に比べ短くなる。その結果、電流阻止領域における漏れ電流が増加し、しきい値電流が増加する等の問題点があった。

#### [0007]

【課題を解決するための手段】従来技術の課題を解決するために本発明で提供する第1の量子井戸構造埋め込み半導体レーザは、発光活性層は複数の量子井戸構造からなる多重量子井戸からなり、多重量子井戸発光活性層の両脇はこの多重量子井戸発光活性層よりも大きな禁制帯幅を有する電流阻止層で埋め込まれ、前記多重量子井戸発光活性層の両側に、該電流阻止層を挟んで、前記多重量子井戸発光活性層と同一組成の多重量子井戸層が無秩50 序化されてなる層を備えている。

10

20

30

3

【0008】従来技術の課題を解決するために本発明で提供する第2の量子井戸構造埋め込み半導体レーザは、多重量子井戸活性層の両脇はこの多重量子井戸活性層よりも大きな禁制帯幅を有する第1導電型及び第2導電型の電流阻止層で埋め込まれ、前記多重量子井戸活性層の両脇に、該電流阻止層を挟んで、第1導電型クラッド層及び第2導電型電流阻止層のいずれの層の禁制帯幅よりも狭い禁制帯幅を有し、量子サイズ効果を有しない程に十分厚いキャリアトラップ層を備えている。

#### [0009]

【作用】多重量子井戸が無秩序化すると、量子井戸構造が崩れ、量子サイズ効果の現れない均一組成の層となる。層厚が電子のドブロイ波長よりも十分長い、厚い無秩序化された層では、電子・正孔密度は量子井戸層に比べ小さくなり、このため電子の寿命時間は量子井戸層における電子の寿命時間に比べ長くなる。従って、半導体レーザに同一の印可電圧が加えられたとき、量子井戸が無秩序化された層を有する量子井戸構造埋め込み半導体レーザでは、活性層外を流れる漏れ電流は小さくなり、従来の量子井戸構造埋め込み半導体レーザに比べ低しきい値電流で発振する半導体レーザを実現することができる。

【0010】また、請求項2に記載された量子井戸構造 埋め込み半導体レーザでは、クラッド層及び電流ブロック層よりも狭い禁制帯幅を有し、量子サイズ効果を有しない程に十分厚いキャリアトラップ層を電流阻止領域に 挿入することにより、同様に、従来の量子井戸構造埋め 込み半導体レーザに比べ低しきい値電流で発振する半導体レーザを実現することができる。

【0011】また、請求項3に記載された分布帰還型量子井戸構造埋め込み半導体レーザでは、従来の分布帰還型量子井戸構造埋め込み半導体レーザ(例えば、ティー・ササキほかエレクトロニクスレターズ 4th August 1988, Vol24, No. 16 pp 1045-1046)に比べ漏れ電流を低減でき、一層低しきい値電流で発振する分布帰還型半導体レーザを実現することができる。

【0012】さらに、請求項4に記載された量子井戸構造埋め込み双安定半導体レーザにおいては、従来の双安定半導体レーザに比べ、漏れ電流を低減でき、少ない消費電力でスイッチング動作する量子井戸構造埋め込み双安定半導体レーザを実現することができる。

【0013】請求項5に記載されたレーザでは、電極分離した電流注入領域に電流を注入することによって発生するキャリア密度によりプラズマ効果が生じ、この領域の屈折率が等価的に減少する。このため、この領域を通る光はこの屈折率の影響をうけ波長が変化する。この波長の変化量はプラズマ効果が大きい程すなわち注入電流が大きい程大きくなる。特に本発明の構造のレーザでは従来にくらべて漏れ電流を低減でき、より有効にプラズ

マ効果を引きおこす事ができるため、より安定な波長可変レーザを得ることができる。

#### [0014]

【実施例】次に本発明について図面を参照して説明す る。図1は請求項1に記載の発明の一実施例である半導 体レーザチップの断面図である。この半導体レーザチッ プの製造にあたっては、まずN型ガリウムひ素(GaA s)半導体基板10上にN型アルミニウムガリウムひ素 (AlGaAs) 層11を1μm、厚み50ÅのGaA s 井戸層と厚み100ÅのAlGaAs障壁層12を合 計10対(計1500Å)順次に有機金属気相成長法 (MOVPE) によりエピタキシャル成長する。次にフ ォトリソグラフィー及び化学エッチングにより発光活性 層の両脇に2本の溝19を形成する。次に、量子井戸層 を有する半導体の表面にSiO2 を堆積させ、再びフォ トリソグラフィー及び化学エッチングにより発光活性層 頂上部12、及び溝表面19を除いて、SiO2を除去 する。次に亜鉛(乙n)を真空拡散法により拡散し、発 光活性層両側の量子井戸層を無秩序化する。亜鉛の拡散 が終了した後は、残ったSiO2 膜を除去し、さらに液 相成長法(LPE)により、P型アルミニウムガリウム ひ素(AIGaAs)層14、N型AIGaAs層1 5、P型AlGaAs層16、P<sup>+</sup>型GaAs層17を 順次エピタキシャル成長する。さらに、N型G a A s 基 板10を100μm程度まで研磨し、電極18蒸着、ア ニーリングをして全プロセスを終了する。

【0015】次に請求項2に記載の量子井戸構造埋め込み半導体レーザの実施例について、図2を参照にして説明する。

【0016】図2の半導体レーザの製造にあたっては、 まず、N型インジウム燐(InP)基板20上にN型I nP層21を1μm、ノンドーピングインジウムガリウ ムひ素燐層23(InGaAsP; $\lambda$ g=1.5 $\mu$ m) を0. 2μm、P型InP層29を0. 5μm順次に有 機金属気相成長法(MOVPE)によりエピタキシャル 成長する。次にエピタキシャル成長面全面にSiOzを 堆積し、<0, 1, 1>方向に幅 $5\mu$  mの間隙をフォト リソグラフィー及び化学エッチングにより作製する。次 に幅 5 μ m の間隙部に化学エッチングにより、深さ約 1 μmの溝を形成する。次に溝外のSiO2 膜を残したま ま、MOVPE法により選択成長を用いて、幅5μmの 溝内に、N型InP層30-0. 4μm、ノンドーピン グInGaAsP層 (λg=1. 3μm) 500Å、ノ ンドーピングInGaAsウエル層75Åとノンドーピ ングInGaAsP (λg=1.3μm) バリア層15 O Åを5対22、ノンドーピングInGaAsP屬(λ g=1. 3μm) 500Å、P型InP層0. 4μm3 1を順次エピタキシャル成長する。次にフォトリソグラ フィー及び化学エッチングにより、幅約2μmの発光活 性層部 (メサ) を残して、両側に幅5~7μmの溝(深

 $2 \sim 3 \mu m$ ) 32 を形成する。そして、液相成長法に より、P型InP層24及びN型InP層25をメサ頂 上部を除いて埋め込み成長し、さらにP型InP層2 6、P<sup>+</sup>型InGaAsP層27を順次液相成長する。 次にN型InP20基板を100μm程度にまで研磨 し、半導体表面両面に電極28を蒸着し、アニーリング して全プロセス工程を終了する。

【0017】次に請求項3に記載の分布帰還型量子井戸 構造埋め込み半導体レーザの実施例について図4を参照 にして説明する。

【0018】図4の半導体レーザの製造にあたっては、 まず(100)面を表面に有するN型インジウム燐(1 n P) 基板 5 0 上に < 0, 1, 1 > 方向に周期的凹凸を 有する回折格子51をフォトリソグラフィー及びレーザ 光の干渉現象を利用して作製する。次にN型インジウム ガリウムひ素燐 (InGaAsP) 光導波層52 (In GaAsP;  $\lambda$  g = 1. 15 μm) 0. 2 μm,  $/ \nu$  F ーピングインジウムガリウムひ素燐キャリアトラップ層 53 (In GaAs P;  $\lambda g = 1$ .  $3 \mu m$ ) 0.  $2 \mu$ m、P型インジウム燐層 5 4 を 0. 5 μm、それぞれ有 20 機金属気相成長法(MOVPE)によりエピタキシャル 成長する。

【0019】次にエピタキシャル成長面全面にSiO2 を堆積し、<0, 1, 1>方向に幅 $5\mu$ mの間隙部分を フォトリソグラフィー及び化学エッチングにより作製す る。次に幅 5 μ mの間隙部分に化学エッチングにより P 型インジウム燐層54、及びノンドーピングインジウム ガリウムひ素燐キャリアトラップ層53を選択的に除去 し、深さ $0.7\mu$ mの溝を形成する。次に、溝外のSiO2 膜を残したまま、MOVPE法による選択成長によ り、幅5μmの溝内にノンドーピングInGaAsウエ  $\mu = 75 \text{Å} と / ンドーピング In Ga As P ( <math>\lambda g =$ 1. 3 μm) バリア層 1 5 0 Å 2 を 5 対、次に P型イン ジウム燐層 0. 6μmを順次エピタキシャル成長する。 それ以降のデバイスプロセスの行程は、請求項2に記載 の量子井戸構造埋め込み半導体レーザの実施例に示した 行程と全て同様にして行える。

【0020】さらに、請求項4に記載の量子井戸構造埋 め込み双安定半導体レーザの実施例について図5を参照 にして説明する。

【0021】図5の半導体レーザの製造にあたっては、 まず、請求項2に記載の量子井戸構造埋め込み半導体レ ーザの実施例と同様にして、InP半導体基板の研磨、 電極蒸着行程以前の工程まで加工する。次に、SiOz を半導体表面全体に堆積させ、フォトリソグラフィー法 により、間隔50μmをおいて、幅10μmのSiO2 膜のストライプ状の間隙部分を<0, 1, -1>方向に 形成する。次に、リアクティブイオンエッチング法(R IBE) を用いて、幅10μmのSiO2 膜の間隙部分 における半導体層の一部を除去し、電極78を過飽和吸 50 ムガリウムひ素燐障壁層

収領域79の上部を除いて、選択的に形成する。

【0022】このような作製工程を経て作製された量子 井戸構造埋め込み双安定半導体レーザは、漏れ電流が少 ないため低消費電力でスイッチング動作が可能で、しか も、活性層に多重量子井戸構造を具備しているため、キ ャリアの寿命時間が短く、高速のスイッチング動作が可 能となる。

【0023】図6の半導体レーザは、請求項5に記載の 半導体レーザの実施例であるが、上記図5の半導体レー 10 ザにおいて過飽和吸収領域を形成せずここに電流注入領 域を設ければ得られる。

#### [0024]

【発明の効果】以上に説明したように、本発明の半導体 レーザでは、活性層に多重量子井戸構造を有し、活性層 以外の電流阻止層領域にヘテロ接合を有し、ヘテロ接合 の狭い禁制帯幅を有する層においては、量子サイズ効果 を有しない程十分厚く、活性層以外を流れるいわゆる漏 れ電流の大部分がこの電流阻止領域におけるヘテロ接合 の狭い禁制帯幅を有する層における電子・正孔対の再結 合により流れるから、従来の量子井戸構造埋め込み半導 体レーザよりも漏れ電流を小さくでき、従来より低しき い値、高効率という効果が得られる。

#### 【図面の簡単な説明】

【図1】請求項1に記した本発明の一実施例の半導体チ ップの断面図。

【図2】請求項2に記した本発明の一実施例の半導体チ ップの断面図。

【図3】従来の量子井戸構造埋め込み半導体レーザの一 例を示す半導体チップの断面図。

【図4】請求項3に記した本発明の一実施例の半導体レ ーザの斜視図。

【図5】請求項4に記した本発明の一実施例の半導体レ ーザの斜視図。

【図6】請求項5に記した本発明の一実施例の半導体レ ーザの斜視図。

#### 【符号の説明】


- 1.0 N型ガリウムひ素基板
- 1 1 N型アルミニウムガリウムひ素層
- ガリウムひ素井戸層、及びアルミニウムガリウ 1 2

#### 40 ムひ素障壁層


- 1 3 無秩序化層
- 1 4 P型アルミニウムガリウムひ素層
- 1 5 N型アルミニウムガリウムひ素層
- 16 P型アルミニウムガリウムひ素層
- 1 7 P\*型ガリウムひ素層
- 18 雷極
- 20 N型インジウム燐基板
- 2 1 N型インジウム燐層
- 2 2 インジウムガリウムひ素井戸層、及びインジウ

インジウムガリウムひ素燐キャリアトラップ層 2 3 インジウムガリウムひ素燐キャリアトラップ層 5 3 2 4 P型インジウム機屬 5 4 P型インジウム燐層 2 5 N型インジウム燐層 5 5 P型インジウム燐電流阻止層 2 6 P型インジウム燐層 N型インジウム燐電流阻止層 5 6 2 7 P 型インジウムガリウムひ素燐層 5 7 P型インジウム燐層 2 8 電板 5 8 P\* 型インジウムガリウムひ素燐コンタクト層 2 9 P型インジウム燐層 5 9 電極 3 0 N型インジウム燐層 6 0 インジウムガリウムひ素井戸層、及びインジウ 3 1 P型インジウム燐層 ムガリウムひ素燐障壁層 3 2 10 7 0 雷極 4 0 N型インジウム燐基板 7 1 N型半導体基板 4 1 N型インジウム燐層 7 2 インジウムガリウムひ素燐キャリアトラップ層 インジウムガリウムひ素井戸層、及びインジウ 7 3 P型インジウム燐層 ムガリウムひ素燐障壁層 7 4 P型インジウム燐電流阻止層 43 P型インジウム燐層 7.5 N型インジウム燐電流阻止層 4 4 P型インジウム燐層 7 6 P型インジウム燐層 4 5 N型インジウム燐層 7 7 P\* 型インジウムガリウムひ素燐コンタクト層 4 6 P型インジウム燐層 7 8 電極 4 7 P型インジウムガリウムひ素層 7 9 過飽和吸収領域 48 インジウムガリウムひ素井戸層、及びインジウ 20 8 0 N型インジウム燐 (InP) 基板 5 0 ムガリウムひ素燐障壁層 5 1 回折格子 8 1 電極分離電流注入領域 5 2 N型インジウムガリウムひ素燐光導波層


### 【図1】




【図2】




【図3】




【図4】



[図5]



【図6】



[0020]

Further, with reference to Fig. 5, an embodiment of a quantum well structure buried bistable semiconductor laser according to claim 4 is described.

[0021]

Upon manufacturing of a semiconductor laser of Fig. 5, processing in steps before the steps of polishing of the InP semiconductor substrate and electrode deposition is performed in the same way as in the embodiment of the quantum well structure buried semiconductor laser according to claim 2. Next,  $SiO_2$  is deposited over the entire surface of a semiconductor, and stripe-shaped openings of the  $SiO_2$  film having a width of 10  $\mu$ m are formed, at an interval of 50  $\mu$ m, in the direction of <0, 1, -1> by a photolithography method. Next, using a reactive ion etching method (RIBE), part of semiconductor layers is removed in the opening portions of the  $SiO_2$  film having a width of 10  $\mu$ m to selectively form an electrode 78 to exclude a portion above a saturable absorbing region 79.

[0022]

A quantum well structure buried bistable semiconductor laser manufactured through such manufacturing steps allows switching operations with low consumption power because the leak currents are low. In addition, this semiconductor laser has a multiple-quantum well structure in the active layer, and therefore the life time of carriers is short, enabling switching operations at high speeds.

[Fig. 5]

A perspective view of a semiconductor laser of one embodiment of the present invention as recited in claim 4.